Канал: FPGA Systems

Обзор САПР для ПЛИС с открытым исходным кодом (конференция АО ЭПСИЛОН)

Обзор САПР для ПЛИС с открытым исходным кодом (конференция АО ЭПСИЛОН)

Топ 10 ошибок FPGA-шников: байки, кейсы, занимательные истории. Иван Дейнека. FPGA-Systems 2023.2

Топ 10 ошибок FPGA-шников: байки, кейсы, занимательные истории. Иван Дейнека. FPGA-Systems 2023.2

Умножай в уме, но на ПЛИС - метод Трахтенберга - FPGArage Stream #52

Умножай в уме, но на ПЛИС - метод Трахтенберга - FPGArage Stream #52

IV Конференция FPGA Разработчиков FPGA Systems 2023 1 Санкт Петербург Иван Дейнека

IV Конференция FPGA Разработчиков FPGA Systems 2023 1 Санкт Петербург Иван Дейнека

V Конференция FPGA-Разработчиков - FPGA-Systems 2023.2 - Томск

V Конференция FPGA-Разработчиков - FPGA-Systems 2023.2 - Томск

V Конференция FPGA-Разработчиков - FPGA-Systems 2023.2 - Санкт-Петербург

V Конференция FPGA-Разработчиков - FPGA-Systems 2023.2 - Санкт-Петербург

V Конференция FPGA-Разработчиков - FPGA-Systems 2023.2 - Москва

V Конференция FPGA-Разработчиков - FPGA-Systems 2023.2 - Москва

Встречаемся в ноябре-декабре (Мск, СПб, Томск) на конференции FPGA-Systems 2023.2

Встречаемся в ноябре-декабре (Мск, СПб, Томск) на конференции FPGA-Systems 2023.2

Karatsuba Multiplication Algorithm on FPGA - FPGA Stream #51

Karatsuba Multiplication Algorithm on FPGA - FPGA Stream #51

Про ПЛИС на выезде - Томск день 1 - 15.09.2023 - FPGA обзорная лекция

Про ПЛИС на выезде - Томск день 1 - 15.09.2023 - FPGA обзорная лекция

Про FPGA - Томск - 2023 09 16 Лекция Дом учёных ПИШ

Про FPGA - Томск - 2023 09 16 Лекция Дом учёных ПИШ

Double-Dabble Algorithm on FPGA. Converting number to digits, i.e. to BCD notation - FPGA Stream #50

Double-Dabble Algorithm on FPGA. Converting number to digits, i.e. to BCD notation - FPGA Stream #50

Verhoeff Algorithm on FPGA

Verhoeff Algorithm on FPGA

Алгоритм Луна или что общего между банковской картой, IMEI и вагоном РЖД? И причём здесь ПЛИС

Алгоритм Луна или что общего между банковской картой, IMEI и вагоном РЖД? И причём здесь ПЛИС

Luhn Algorithm on FPGA

Luhn Algorithm on FPGA

О внедрение программы DEEDS в курс обучения «Проектирование на ПЛИС» - Аверченко Артём

О внедрение программы DEEDS в курс обучения «Проектирование на ПЛИС» - Аверченко Артём

Имплементация больших дизайнов на ПЛИС кластере. Сравнение существующих подходов - Анатолий Лернер

Имплементация больших дизайнов на ПЛИС кластере. Сравнение существующих подходов - Анатолий Лернер

Инструменты моделирования и синтеза проектов микроэлектроники - Артем Варганов

Инструменты моделирования и синтеза проектов микроэлектроники - Артем Варганов

Знакомство с Shenzhen Pangomicro Ltd. - Александр Головлёв

Знакомство с Shenzhen Pangomicro Ltd. - Александр Головлёв

Организация удаленного доступа к FPGA-стендам - Алексей Мухаматнабеев

Организация удаленного доступа к FPGA-стендам - Алексей Мухаматнабеев

Open Source инструменты для синтеза схем ламповой логики - Кашканов Артём

Open Source инструменты для синтеза схем ламповой логики - Кашканов Артём

eFPGA встраиваемые ПЛИС от Menta SaS - Коробков Михаил

eFPGA встраиваемые ПЛИС от Menta SaS - Коробков Михаил

Программно-аппаратный комплекс для ускорения верификации систем на кристалле - Андрей Солодовников

Программно-аппаратный комплекс для ускорения верификации систем на кристалле - Андрей Солодовников

САПР X-CAD для ПЛИС российского производства - Заплетина Мария

САПР X-CAD для ПЛИС российского производства - Заплетина Мария

FPGA vs ASIC сравнение маршрутов. Cоздание внутреннего курса FPGA to ASIC - Огурцов Александр

FPGA vs ASIC сравнение маршрутов. Cоздание внутреннего курса FPGA to ASIC - Огурцов Александр

Высоконадежная ЭКБ Пекинского института микроэлектронной техники (BMTI) - Кижа Денис

Высоконадежная ЭКБ Пекинского института микроэлектронной техники (BMTI) - Кижа Денис

Книжная полка истового инженера - Романов Александр

Книжная полка истового инженера - Романов Александр

Обновления отечественного HDL-симулятора. Новые инструменты синтеза - Малышев Никита

Обновления отечественного HDL-симулятора. Новые инструменты синтеза - Малышев Никита

Реализация PCS/MAC для Ethernet 10G - Гребенников Алексей

Реализация PCS/MAC для Ethernet 10G - Гребенников Алексей

Импорт кастомных IP для симуляции внутри Simulink - Дубровко Антон

Импорт кастомных IP для симуляции внутри Simulink - Дубровко Антон

Косимуляция RTL-кода с помощью QEMU и cocotb - Прутьянов Виктор

Косимуляция RTL-кода с помощью QEMU и cocotb - Прутьянов Виктор

Несущая плата для AMD-Xilinx Kria. Опыт разработки - Максим Попов

Несущая плата для AMD-Xilinx Kria. Опыт разработки - Максим Попов

IV Конференция FPGA-Разработчиков - FPGA-Systems 2023.1 Санкт-Петербург

IV Конференция FPGA-Разработчиков - FPGA-Systems 2023.1 Санкт-Петербург

IV Конференция FPGA-Разработчиков - FPGA-Systems 2023.1 Москва

IV Конференция FPGA-Разработчиков - FPGA-Systems 2023.1 Москва

Выжимаем максимум из логики - конвейерный FPGA стрим #47

Выжимаем максимум из логики - конвейерный FPGA стрим #47

Дальнейшее изучение Quokka FPGA на примере экзотического способа мигания светодиодом. FPGA стрим #46

Дальнейшее изучение Quokka FPGA на примере экзотического способа мигания светодиодом. FPGA стрим #46

Бесплатная аренда отладок с FPGA /ПЛИС

Бесплатная аренда отладок с FPGA /ПЛИС

Чем заменить Xilinx и Altera в следующем проекте? - стрим о 20+ производителях FPGA/ПЛИС #45

Чем заменить Xilinx и Altera в следующем проекте? - стрим о 20+ производителях FPGA/ПЛИС #45

Работаем с управлятором 7-сегментиков TM1637 на FPGA - интерфейсно-периферийный стрим #44

Работаем с управлятором 7-сегментиков TM1637 на FPGA - интерфейсно-периферийный стрим #44

Подключение Ethernet Controller к SoftCPU на Efinix FPGA - стрим #43

Подключение Ethernet Controller к SoftCPU на Efinix FPGA - стрим #43

Книжный FPGA стрим #42

Книжный FPGA стрим #42

Программируемая логика (ПЛИС / FPGA) - проект Лига лекторов - Коробков М.А.

Программируемая логика (ПЛИС / FPGA) - проект Лига лекторов - Коробков М.А.

Собираем SoftCPU на FPGA Trion от компании Efinix #41

Собираем SoftCPU на FPGA Trion от компании Efinix #41

Поговорим о причинах нарушений setup/hold slack и как с этим бороться :: контентный FPGA стрим #40

Поговорим о причинах нарушений setup/hold slack и как с этим бороться :: контентный FPGA стрим #40

Simtera. Последние обновления в работе отечественного HDL-симулятора и синтезатора

Simtera. Последние обновления в работе отечественного HDL-симулятора и синтезатора

Высокоуровневый синтез на Intel FPGA: от HLS к OpenCL и OneAPI // Александр Корнев

Высокоуровневый синтез на Intel FPGA: от HLS к OpenCL и OneAPI // Александр Корнев

Последний стрим 2021: итоги, планы, самоотвод #39

Последний стрим 2021: итоги, планы, самоотвод #39

Обзор ПЛИС/FPGA производства BMTI, КНР // Денис Кижа

Обзор ПЛИС/FPGA производства BMTI, КНР // Денис Кижа

Проведение функционального и параметрического контроля СБИС // Александр Огурцов

Проведение функционального и параметрического контроля СБИС // Александр Огурцов

ПЛИС, лицензируемыйкак soft IP для встраиванияв ASIC, на примере Menta eFPGA // Алексей Воротников

ПЛИС, лицензируемыйкак soft IP для встраиванияв ASIC, на примере Menta eFPGA // Алексей Воротников

Высокоскоростные интерфейсы в ПЛИС Intel Agilex // Константин Добросолец

Высокоскоростные интерфейсы в ПЛИС Intel Agilex // Константин Добросолец

System Verilog event regions.Как разобраться? // Данил Бычков

System Verilog event regions.Как разобраться? // Данил Бычков

Обсуждаем FPGA вакансии: зарплатный FPGA стрим #38

Обсуждаем FPGA вакансии: зарплатный FPGA стрим #38

Разработка несущей платы для модуля Xilinx Kria // Максим Попов

Разработка несущей платы для модуля Xilinx Kria // Максим Попов

Верификация проектов ПЛИС. Российское решение для аппаратной верификации // Алексей Николаев

Верификация проектов ПЛИС. Российское решение для аппаратной верификации // Алексей Николаев

Автоматизация тестирования HDL-разработки и VUnit Коновалов Виталий

Автоматизация тестирования HDL-разработки и VUnit Коновалов Виталий

Simtera. Последние обновления в работе отечественного HDL-симулятора и синтезатора

Simtera. Последние обновления в работе отечественного HDL-симулятора и синтезатора

Еще один FPGA мезонин // Дмитрий Мурзинов

Еще один FPGA мезонин // Дмитрий Мурзинов

NanoXplore - радиационностойкие ПЛИС европейского производства // Алексей Королев

NanoXplore - радиационностойкие ПЛИС европейского производства // Алексей Королев

Программная и аппаратная верификация ПЛИС по стандарту КТ-254 // Александр Акулин

Программная и аппаратная верификация ПЛИС по стандарту КТ-254 // Александр Акулин

Санкт-Петербург III Конференция FPGA-Разработчиков - FPGA-Systems 2021.2

Санкт-Петербург III Конференция FPGA-Разработчиков - FPGA-Systems 2021.2

Москва III Конференция FPGA-Разработчиков - FPGA-Systems 2021.2

Москва III Конференция FPGA-Разработчиков - FPGA-Systems 2021.2

Проходим туториал по Questa Sim :: Часть 2 :: FPGA Monkey Stream #37

Проходим туториал по Questa Sim :: Часть 2 :: FPGA Monkey Stream #37

Прямая трансляция пользователя FPGA Systems

Прямая трансляция пользователя FPGA Systems

Проходим туториал по Questa Sim - FPGA Monkey Stream #36

Проходим туториал по Questa Sim - FPGA Monkey Stream #36

Разбираемся с фреймворком для HDL тестирования VUnit

Разбираемся с фреймворком для HDL тестирования VUnit

Готовим новый выпуск Crazy FPGA!

Готовим новый выпуск Crazy FPGA!

Crazy FPGA - One Million Bits Adder - Сумматор на миллион бит

Crazy FPGA - One Million Bits Adder - Сумматор на миллион бит

HDL, ПЛИС и Муравей - часть 2

HDL, ПЛИС и Муравей - часть 2

Поднимаем MYIR FZ5 – AI Accelerator Card на Xilinx Zynq UltraScale+ MPSoC ZU5EV

Поднимаем MYIR FZ5 – AI Accelerator Card на Xilinx Zynq UltraScale+ MPSoC ZU5EV

UVM + DSP = Разработка uvm библиотеки c компонентами для ЦОС :: верификационный стрим :: часть 3

UVM + DSP = Разработка uvm библиотеки c компонентами для ЦОС :: верификационный стрим :: часть 3

HDL, ПЛИС и Муравей - часть 1

HDL, ПЛИС и Муравей - часть 1

Генерация HDL кода из моделей MATLAB/Simulink

Генерация HDL кода из моделей MATLAB/Simulink

Скриптовая среда для работы с периферией ПЛИС с использованием boundary-scan

Скриптовая среда для работы с периферией ПЛИС с использованием boundary-scan

Реализация криптоалгоритмов на ПЛИС

Реализация криптоалгоритмов на ПЛИС

Опыт создания виртуальной лаборатории для проектирования на плис в МИЭМ НИУ ВШЭ

Опыт создания виртуальной лаборатории для проектирования на плис в МИЭМ НИУ ВШЭ

Искусство отладки FPGA

Искусство отладки FPGA

Платформа для интерактивного обучения схемотехнике on-line : Schems.Fun!

Платформа для интерактивного обучения схемотехнике on-line : Schems.Fun!

Роль лексического и синтаксического анализа в маршруте разработки проекта ПЛИС

Роль лексического и синтаксического анализа в маршруте разработки проекта ПЛИС

Сквозной маршрут проектирования печатных плат в первой российской САПР электроники

Сквозной маршрут проектирования печатных плат в первой российской САПР электроники

Beyond HLS - задачи архитектора, которые может решать экосистема разработки

Beyond HLS - задачи архитектора, которые может решать экосистема разработки

FPGA-Systems 2021.1 - Конференция FPGA разработчиков

FPGA-Systems 2021.1 - Конференция FPGA разработчиков

Intel Agilex на РФ FPGA стриме

Intel Agilex на РФ FPGA стриме

Новый игрок на рынке FPGA / ПЛИС :: знакомимся с Efinix

Новый игрок на рынке FPGA / ПЛИС :: знакомимся с Efinix

День рождения FPGA-Systems.ru - стрим обо всем, но в рамках проектирования на FPGA / ПЛИС

День рождения FPGA-Systems.ru - стрим обо всем, но в рамках проектирования на FPGA / ПЛИС

FPGA/ПЛИС - Сдвиговый регистр или то, о чем не расскажут в видео для начинающих :: атрибуты синтеза

FPGA/ПЛИС - Сдвиговый регистр или то, о чем не расскажут в видео для начинающих :: атрибуты синтеза

FPGA/ПЛИС - что внутри ПЛИС или то, о чем не говорят в обучающих видео

FPGA/ПЛИС - что внутри ПЛИС или то, о чем не говорят в обучающих видео

Tcl в проектировании на FPGA :: часть 2 :: параметризация скрипта - процедуры и аргументы вызова

Tcl в проектировании на FPGA :: часть 2 :: параметризация скрипта - процедуры и аргументы вызова

Tcl в проектировании на FPGA :: часть 1

Tcl в проектировании на FPGA :: часть 1

Поднимаем UVM - часть 2 - Universal Verification Methodology для FPGA проектов

Поднимаем UVM - часть 2 - Universal Verification Methodology для FPGA проектов

Embedded FPGA - понимаем драйверы Linux на Zynq-7000

Embedded FPGA - понимаем драйверы Linux на Zynq-7000

Embedded FPGA - поднимаем Linux на Zynq-7000

Embedded FPGA - поднимаем Linux на Zynq-7000

Поднимаем UVM - Universal Verification Methodology для FPGA проектов

Поднимаем UVM - Universal Verification Methodology для FPGA проектов

SpinalHDL :: это что за покемон? :: xHDL

SpinalHDL :: это что за покемон? :: xHDL

Gate Level FPGA-2 :: основы проектирования цифровых устройств

Gate Level FPGA-2 :: основы проектирования цифровых устройств

ECO Flow - извращенное проектирование на FPGA

ECO Flow - извращенное проектирование на FPGA

Gate Level FPGA :: основы проектирования цифровых устройств

Gate Level FPGA :: основы проектирования цифровых устройств

ПЛИСамоделки :: Работа с Видео на FPGA:: Колаб :: часть 1

ПЛИСамоделки :: Работа с Видео на FPGA:: Колаб :: часть 1

ПЛИС и АЦП :: 1000 и 1 способ реализации SPI :: Часть 2

ПЛИС и АЦП :: 1000 и 1 способ реализации SPI :: Часть 2

ПЛИС и АЦП :: 1000 и 1 способ реализации SPI :: Часть 1

ПЛИС и АЦП :: 1000 и 1 способ реализации SPI :: Часть 1

Последний FPGA стрим в 2020: итоги и планы 2021

Последний FPGA стрим в 2020: итоги и планы 2021

Сочный Migen FPGA стрим: #migen #litex #python #fpga #rust #riscv

Сочный Migen FPGA стрим: #migen #litex #python #fpga #rust #riscv

Светодиодно-ленточный стрим : часть 2 : прикручиваем PUF к светодиодной ленте

Светодиодно-ленточный стрим : часть 2 : прикручиваем PUF к светодиодной ленте

Светодиодно-ленточный стрим

Светодиодно-ленточный стрим

Ускорение проверки и отладки RTL-кода в ALDEC ALINT-PRO, Александр Акулин - FPGA конференция

Ускорение проверки и отладки RTL-кода в ALDEC ALINT-PRO, Александр Акулин - FPGA конференция

Migen & LiteX: наше хипстерское будущее, Вадим Каушан - FPGA конференция

Migen & LiteX: наше хипстерское будущее, Вадим Каушан - FPGA конференция

Simtera. Особенности работы отечественного HDL-симулятора, Серей Рыбкин - FPGA конференция

Simtera. Особенности работы отечественного HDL-симулятора, Серей Рыбкин - FPGA конференция

Многоразрядные умножители в ПЛИС, Сергей Агеев - FPGA конференция

Многоразрядные умножители в ПЛИС, Сергей Агеев - FPGA конференция

Quokka FPGA 101 Разработка для ПЛИС на C#, Евгений Мурышкин - конференция FPGA-Systems 2020

Quokka FPGA 101 Разработка для ПЛИС на C#, Евгений Мурышкин - конференция FPGA-Systems 2020

Posit арифметика на FPGA, Терновой Николай - FPGA-Systems 2020

Posit арифметика на FPGA, Терновой Николай - FPGA-Systems 2020

Особенности реализации RTL и Vivado HLS kernel для ускорителей Alveo, Д. Смехов - FPGA-Systems 2020

Особенности реализации RTL и Vivado HLS kernel для ускорителей Alveo, Д. Смехов - FPGA-Systems 2020

FPGA-Systems 2020 - Конференция FPGA разработчиков

FPGA-Systems 2020 - Конференция FPGA разработчиков

Lattice - известный, но не изученный

Lattice - известный, но не изученный

FPGA компании GoWin - первый опыт

FPGA компании GoWin - первый опыт

Конференция FPGA разработчиков - FPGA-Systems 2020

Конференция FPGA разработчиков - FPGA-Systems 2020

Сколковская школа синтеза цифровых схем на Verilog - день 2 - Графическая игра

Сколковская школа синтеза цифровых схем на Verilog - день 2 - Графическая игра

Изучаем ПЛИС - Как получить бесплатную отладку для старта?

Изучаем ПЛИС - Как получить бесплатную отладку для старта?

ПЛИС для начинающих: Задачи из Хэррис и Хэррис: упр. 4.5: Решение 2: Булева алгебра и Карта Карно

ПЛИС для начинающих: Задачи из Хэррис и Хэррис: упр. 4.5: Решение 2: Булева алгебра и Карта Карно

ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Решение 1

ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Решение 1

ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Подготовка

ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Подготовка

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 2 из 2)

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 2 из 2)

FPGA стрим - Выпуск 5 - Анализ HLS проекта. Ждем Вас 2 мая в 20:00 на twitch.tv/fpgasystems

FPGA стрим - Выпуск 5 - Анализ HLS проекта. Ждем Вас 2 мая в 20:00 на twitch.tv/fpgasystems

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 1 из 2)

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 1 из 2)

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 2 из 2)

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 2 из 2)

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 1 из 2)

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 1 из 2)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 4 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 4 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 3 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 3 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 2 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 2 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 1 из 4)

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 1 из 4)

Twitch 01 - Спонтанный стрим в 22:15 и Non-Project mode в Xilinx Vivado

Twitch 01 - Спонтанный стрим в 22:15 и Non-Project mode в Xilinx Vivado

Интерфейсы :: MIPI :: Часть 1 ::
Тестовый проект для SP701

Интерфейсы :: MIPI :: Часть 1 :: Тестовый проект для SP701

Где взять остальные видео по ZynqHw и MiniZed?

Где взять остальные видео по ZynqHw и MiniZed?

Интерфейсы :: SPI :: Часть 2 :: Варианты реализации

Интерфейсы :: SPI :: Часть 2 :: Варианты реализации

Приглашение на семинар по Zynq MPSoC 29, 30, 31 октября 2019

Приглашение на семинар по Zynq MPSoC 29, 30, 31 октября 2019

Интерфейсы :: SPI :: Часть 1:: Общие сведения

Интерфейсы :: SPI :: Часть 1:: Общие сведения

Обзоры отладок с FPGA :: SP701

Обзоры отладок с FPGA :: SP701

Minized: ZynqHW : 07 : Лабораторная работа №3

Minized: ZynqHW : 07 : Лабораторная работа №3

Minized: ZynqHW : 06 : Лекция №3

Minized: ZynqHW : 06 : Лекция №3

Minized: ZynqHW : 05 : Лабораторная работа №2

Minized: ZynqHW : 05 : Лабораторная работа №2

Minized: ZynqHW : 04 : Лекция №2

Minized: ZynqHW : 04 : Лекция №2

Minized: ZynqHW : 03 : Лабораторная работа №1

Minized: ZynqHW : 03 : Лабораторная работа №1

Minized: ZynqHW : 02 : Лабораторная работа №0

Minized: ZynqHW : 02 : Лабораторная работа №0

FPGA начального уровня :: Часть 8.2 :: Отладка и запуск PUF

FPGA начального уровня :: Часть 8.2 :: Отладка и запуск PUF

FPGA начального уровня :: Часть 8.1 :: С код для MicroBlaze

FPGA начального уровня :: Часть 8.1 :: С код для MicroBlaze

Minized: ZynqHW : 01 : Лекция 1

Minized: ZynqHW : 01 : Лекция 1

FPGA начального уровня :: Часть 7 :: Подготовка к отладке

FPGA начального уровня :: Часть 7 :: Подготовка к отладке

Обзор отладок с FPGA :: Аrty

Обзор отладок с FPGA :: Аrty

FPGA начального уровня :: Часть 6 :: Размещение PUF

FPGA начального уровня :: Часть 6 :: Размещение PUF

FPGA начального уровня :: Часть 5.2 :: Основы Tcl

FPGA начального уровня :: Часть 5.2 :: Основы Tcl

01 Minized: Материалы и тренинги

01 Minized: Материалы и тренинги

Осваиваем Zynq-7000S с бесплатной отладкой

Осваиваем Zynq-7000S с бесплатной отладкой

FPGA начального уровня :: Часть 5.1 :: Подключение портов и размещение проекта на кристалле

FPGA начального уровня :: Часть 5.1 :: Подключение портов и размещение проекта на кристалле

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

FPGA начального уровня :: Часть 3.2 :: Разработка PUF на HDL

FPGA начального уровня :: Часть 3.2 :: Разработка PUF на HDL

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

FPGA начального уровня :: часть 2 :: PUF и структура проекта

FPGA начального уровня :: часть 2 :: PUF и структура проекта

FPGA начального уровня :: часть 1 :: Обзор

FPGA начального уровня :: часть 1 :: Обзор