Dato l'inizio della serie sulle FPGA, abbiamo pensato di realizzare questa playlist dove andremo a spiegare i componenti di base per lo studio delle reti logiche. Visto che per produzioni pratiche e complesse utilizzare l'aritmetica booleana (AND, OR, NOT, ...) risulterebbe scomodo andremo ad utilizzare degli integrati che svolgono delle funzioni più avanzate. Questa serie inizia con la spiegazione del Flip-Flop D, componente base che permette di memorizzare un bit per un ciclo di clock, che permetterà in determinati sviluppi di poter realizzare funzioni più complesse come contatori, registri, reti per la sincronizzazione di segnali asincroni,... e molti altri.
Il FFD campiona sul fronte di salita del clock il segnale dato in ingresso al pin D, e lo mantiene su Q fino al fronte di salita successivo; inoltre sono presenti due segnali asincroni di set e reset (ativi bassi, con 0) che in fase di inizializzazione della rete permettono di evitare malfunzionamenti della rete prima del primo fronte di salita del clock.
Iscriviti QUI al canale!
Https://youtube.com/c/ProjectoOfficial?sub_confirmation=1
La nostra lista amazon dei prodotti migliori!
AMAZON: PC - FILAMENTO 3D - ARDUINO - RASPBERRY PI
[ Ссылка ]
Vuoi farci un Regalo o inviarci un prodotto? Vi ringrazieremo in un video dedicato! :D
[ Ссылка ]
Seguici sui nostri social!
Facebook: [ Ссылка ]
Instagram: [ Ссылка ]
#retilogiche #flipflop #fpga
